طراحی و پیاده سازی یک ریزپردازنده قابل پیکربندی مجدد word
فهرست مطالب
عنوان شماره صفحه
فصل اول:تاریخچه محاسبات با قابلیت پیکربندی مجدد
فصل دوم:مفهوم، معماری‌ها و روش‌های طراحیسیستم‌های قابل پیکربندی مجدد
2-1- محاسبات و سخت افزار با قابلیت پیکربندی مجدد8
2-2- پیکربندی مجدد جزئی پویا و ایستا در FPGA ها10
2-3- معرفی مرجع اول در پیکر بندی مجدد FPGA11
2-4- معرفی مرجع دوم در پیکر بندی مجدد FPGA12
2-5- معرفی مرجع سوم در پیکر بندی مجدد FPGA14
2-6- معرفی مرجع چهارم در پیکر بندی مجدد FPGA14
2-7- معرفی مرجع پنجم در پیکر بندی مجدد FPGA15
فصل سوم:پیاده سازی نرم افزاری و سخت افزاریپیکربندی مجدد پیشنهادی
3-2- پیاده سازی جمع کننده Carry_Look_Ahead به صورت n بیتی20
3-3- پیاده سازی ضرب کننده به صورت n بیتی24
3-3-1 ضربکنندهبرایدوعددقدرمطلقعلامت24
3-4- پیاده سازی تقسیم کننده به صورت n بیتی26
3-5- طراحیسخت افزارو ALU برای پیاده سازی کدها با قابلیت پیکر بندی مجدد28
3-5-2 به کارگیری کنترل های FPGAدر طراحی سخت افزاری با سرعت بالا31
4-1- نتایج شیبه سازی در نرم افزار Modelsim37
4-2- نتایج شیبه سازی در نرم افزار ISE39
فهرست جداول
عنوان شماره صفحه
جدول 1-1. روند کلی تکامل سیستمهای قابل پیکربندی مجدد6
جدول 3-1. 4 حالت ممکن برای جمع کننده Adder_Carry_Look_Ahead21
فهرست شکل ها
عنوان شماره صفحه
شکل 2-1. پیکر بندی مجدد جزئی پویا10
شکل 2-2. پیکر بندی دوباره جزئی ایستا11
شکل 2-3. سیستم پیشنهادی مرجع 1 در پیکر بندی مجدد FPGA11
شکل 2-4. فلو چارت مربوط به مرجع ا12
شکل 2-5. طراحی در سطح RTL در برد FPGA13
شکل 2-6. نمونه هایی از پیاده سازی در نرم افزار Modelsim13
شکل 2-7. جریان طراحی سنتی برای مفهوم سیستم پیکر بندی مجدد به صورت پویا14
شکل 2-8. الگوریتم پیکر بندی مجدد جزئی پویا مرجع 415
شکل 2-10. طراحی در سطح RTL بلوک DCM16
شکل 2-11. طراحی سلسله مراتبی مرجع پنجم17
شکل 2-12. نتایج شبیه سازی DRP بلوک های منطقی17
شکل 3-1. جمعکنندهکامل یا Full Adder21
شکل 3-2. شکل مداری الگوریتم جمع کننده Adder_Carry_Look_Ahead23
شکل 3-3. مدارضربکنندهبرایضربدوعددقدر مطلقعلامت24
شکل 3-4. مراحل ضرب دو عدد 3- و 4- را بیتیبهروش قدر مطلق علامت25
شکل 3-5. عملتقسیمبهروشمقایسه ای26
شکل 3-6. مثالی از مراحل تقسیم27
شکل 3-8. نشان دهنده مفهوم روشریزبرنامه سازی29
شکل 3-9. فعال شدن هر دستور بر اساس ورودی متناظر در روشسیمبندیشده30
شکل 3-10. فعال شدن هر دستور بر اساس ورودی متناظر در روش ریزبرنامه سازی30
شکل 3-11. دیاگرام یک بلوک عمومی برای یک سیستم کامل کنترل سرعت بالا31
شکل 3-12. نمودار بلوکی واحد پردازشی کنترلر طراحی شده بر مبنای FPGA33
شکل 3-13. نحوه پیاده سازی طرح پیشنهادی در FPGA34
شکل 4-1. شبیه سازی جمع کننده در نرم افزار Modelsim37
شکل 4-2. شبیه سازی ضرب کننده در نرم افزار Modelsim38
شکل 4-3. شبیه سازی تقسیم کننده در نرم افزار Modelsim38
شکل 4-4. شبیه سازی ALU در نرم افزار Modelsim39
شکل 4-5. بلوگ دیاگرام یا شماتیک RTL جمع کننده41
شکل 4-6. مدار داخلی یا پیکر بندی داخلی مربوط به جمع کننده41
شکل 4-7. بلوگ دیاگرام یا شماتیک RTL ضرب کننده43
شکل 4-8. مدار داخلی یا پیکر بندی داخلی مربوط به ضرب کننده44
شکل 4-9. مدار داخلی یا پیکر بندی داخلی مربوط به ضرب کننده47
شکل 4-10. بلوگ دیاگرام یا شماتیک RTL تقسیم کننده48
شکل 4-11. بلوگ دیاگرام یا شماتیک RTL مربوط به ALU50
شکل 4-12. نمای کلی مدار داخلی یا پیکر بندی داخلی مربوط به ALU50
شکل 4-13. مدار داخلی یا پیکر بندی داخلی مربوط به ALU51
شکل 4-14. فلوچارت سیستم پیشنهادی52
چکیده
دو روش کلی در محاسبات برای اجرای الگوریتمهای مختلف وجود دارد. روش اول، استفاده از ASIC ها می‌باشد تا بتوانیم الگوریتم مورد نظر را در سخت‌افزار اجرا و پیاده‌سازی کنیم. چون این تجهیزات برای هر الگوریتم خاص ساخته می‌شوند، سریع و کارا میباشند. اما مدارات آنها پس از ساخته شدن، تغییر نمی‌کنند. راه دوم، استفاده از ریزپردازنده‌ها است که بسیار انعطاف پذیرتر میباشند. آنها مجموعه‌ای از دستورات را اجرا میکنند و کارایی سیستم را بدون تغییر سخت‌افزار، تغییر میدهند. اما، همانند یک ASIC به این دلیل که برای یک کاربرد خاص طراحی نشدهاند، دارای قابلیت انعطاف نمی‌باشد. سیستمهای با قابلیت پیکربندی مجدد به گونهای توسعه یافته است تا فاصله میان سخت‌افزار و نرم‌افزار را کم کند و همچنین، به یک کارایی بسیار بالاتر از نرم‌افزار و قابلیت انعطاف بیشتر سخت‌افزار برسد. به همین منظور، در این پایان نامه ابتدا تاریخچه‌ای مختصر از توسعه سیستمهای با قابلیت پیکربندی مجدد بیان شده است. پس از آن، مفهوم قابلیت پیکربندی مجدد و انواع طراحی آن ارائه شده است. روند طراحی سیستم با قابلیت پیکربندی مجدد بر روی تراشه FPGA آورده شده است. ویژگی‌های طراحی سیستم با یک زبان برنامه نویسی بر مبنای VHDL بیان شده است. در نهایت سیستمی به صورت سخت افزاری و نرم افزاری ارائه شده است که قابلیت پیکر بندی مجدد را دارد و با استفاده از پردازش موازی سرعت پیکر بندی مجدد سیستم را افزایش میدهد. در ضمن، ایده کار به این صورت است که باسهای حجیم از سیستم حذف شده و جای خود را به بلوکهای منطقی دهد. در نهایت، تمامی قسمتهای پویا و ایستا با هم به طور موازی کار میکنند که باعث افزایش سرعت مدار میشود.
