طراحی و پیاده سازی روبات پرنده عمود پرواز
عنوان تحقیق: طراحی و پیاده سازی روبات پرنده عمود پرواز
فرمت فایل: Word
تعداد صفحات: 75
شرح مختصر:
در این پروژه ابتدا با معرفی و توضیح حوزه روبات های پرنده با ساختار عمود پرواز چهار ملخه آشنا می شویم . سپس با استفاده از مدل دینامیکی و روابط حاکم ، کنترلر بهینه ایی بر مبنای PID برای آن طراحی می کنیم . پس از شبیه سازی ، آن را پیاده سازی کرده و نتایج را بررسی خواهیم کرد .
کلید واژه:روبات ، پرنده ، Quad rotor ، Quad copter ، PID .
فهرست مطالب
فهرست شکل‌‌ها‌ج
فصل 1 - مقدمه. 3
1-1 پیشگفتار3
1-2معرفی و مقایسه روبات های پرنده بدون سرنشین.. 4
1-3- معرفی Quadrotor. 6
1-4 مدل ریاضی.. 8
فصل 2-سخت افزار12
2-1 اجزای اصلی.. 12
2-1-1- میکرو کنترلر اصلی.. 13
2-1-2- نگاهی دقیق تر به میکرو کنترلر و توانمندی های آن.. 15
2-1-3- معرفی ESC.. 22
2-1-4- معرفی موتورهای BLDC.. 23
2-1-5- معرفی سنسور IMU.. 25
2-1-6- معرفی سنسور آلتراسونیک.... 29
2-1-7- برد اتصالIOIO... 30
2-1-8- مبدل USB به TTL. 32
فصل 3-شبیه سازی.. 34
3-1-معرفی موتور Unity3d. 34
3-2-معرفی کنترلر PID.. 35
3-2-1- بررسی تاثیر پارامترها بر سیستم.. 36
3-2-2- طراحی کنترلر و تنظیم آن ( روش زایگلر – نیکلز )38
3-2-3- مقایسه PID استاندارد و دیجیتالی ( گسسته )40
3-3 مقایسه انواع فیلترها42
3-3-1- فیلتر کالمن.. 42
3-3-2- فیلتر DCM.... 43
3-4نتایج شبیه سازی –PID استاندارد. 47
فصل 4-بخش عملی.. 49
4-1 ساخت بدنه. 49
فصل 5-نرم افزار55
ضمیمه ها 65
نتیجه گیری 67
منابع و مراجع 68
فهرست شکل‌‌ها
عنوان صفحه
شکل 1 : انواع روبات پرنده5
شکل 2 : مقایسه روبات های پرنده5
شکل 3 : نحوه چرخش ملخ ها6
شکل 4 : نحوه حرکت روبات... 7
شکل 5 : مدل دینامیکی روبات... 8
شکل 6 : دیاگرام داخلی روبات... 12
شکل 7 : نمای داخلی میکرو xmega128. 15
شکل 8 : دیاگرام ارتباط داخلی میکروکنترلر. 18
شکل 9 : نحوه تولید سیگنال esc. 22
شکل 10 : نمای داخلی موتور BLDC. 24
شکل 11 : نمای داخلی سنسور شتاب سنج.. 27
شکل 12 : شماتیک داخلی مدار سنسور imu. 28
شکل 13 : سنسور ultrasonic. 29
شکل 14 : ماژول واسط گوشی تلفن همراه و مدار اصلی.. 30
شکل 15 : شماتیک داخلی مدار واسط... 31
شکل 16 : مبدل usb به TTL. 32
شکل 17 : شماتیک داخلی مبدل usb بهTTL. 32
شکل 18 : مدل شبیه سازی شده روبات... 34
شکل 19 : کنترل فرآیند با فیدبک حلقه بسته. 35
شکل 20 : تاثیر افزایش بهره p. 36
شکل 21 : تاثیر افزایش بهره I36
شکل 22 : تاثیر افزایش بهره D.. 37
شکل 23 : دیاگرام سیستم حلقه بسته با اغتشاش.... 38
شکل 24 : پاسخ پله سیستم حلقه بسته. 38
شکل 25 : جدول زایگلر - نیکلز. 39
شکل 26 : نحوه از بین رفتن اثر نویز با فیلتر کالمن.. 43
شکل 27 : نتایج بدست آمده از شبیه سازی.. 47
شکل 28 : مراحل ابتدایی ساخت بدنه. 49
شکل 29 : بدنه ساخته شده در مرحله اول.. 50
شکل 30 : قفس تست ساخته شده51
شکل 31 : روبات آماده شده با اتصال چهار ملخ.. 52
شکل 32 : روبات ساخته شده در مرحله نهایی.. 53
شکل 33 : شماتیک داخلی سخت افزار روبات... 66
طراحی و پیاده سازی یک ریزپردازنده قابل پیکربندی مجدد word
فهرست مطالب
عنوان شماره صفحه
فصل اول:تاریخچه محاسبات با قابلیت پیکربندی مجدد
فصل دوم:مفهوم، معماری‌ها و روش‌های طراحیسیستم‌های قابل پیکربندی مجدد
2-1- محاسبات و سخت افزار با قابلیت پیکربندی مجدد8
2-2- پیکربندی مجدد جزئی پویا و ایستا در FPGA ها10
2-3- معرفی مرجع اول در پیکر بندی مجدد FPGA11
2-4- معرفی مرجع دوم در پیکر بندی مجدد FPGA12
2-5- معرفی مرجع سوم در پیکر بندی مجدد FPGA14
2-6- معرفی مرجع چهارم در پیکر بندی مجدد FPGA14
2-7- معرفی مرجع پنجم در پیکر بندی مجدد FPGA15
فصل سوم:پیاده سازی نرم افزاری و سخت افزاریپیکربندی مجدد پیشنهادی
3-2- پیاده سازی جمع کننده Carry_Look_Ahead به صورت n بیتی20
3-3- پیاده سازی ضرب کننده به صورت n بیتی24
3-3-1 ضربکنندهبرایدوعددقدرمطلقعلامت24
3-4- پیاده سازی تقسیم کننده به صورت n بیتی26
3-5- طراحیسخت افزارو ALU برای پیاده سازی کدها با قابلیت پیکر بندی مجدد28
3-5-2 به کارگیری کنترل های FPGAدر طراحی سخت افزاری با سرعت بالا31
4-1- نتایج شیبه سازی در نرم افزار Modelsim37
4-2- نتایج شیبه سازی در نرم افزار ISE39
فهرست جداول
عنوان شماره صفحه
جدول 1-1. روند کلی تکامل سیستمهای قابل پیکربندی مجدد6
جدول 3-1. 4 حالت ممکن برای جمع کننده Adder_Carry_Look_Ahead21
فهرست شکل ها
عنوان شماره صفحه
شکل 2-1. پیکر بندی مجدد جزئی پویا10
شکل 2-2. پیکر بندی دوباره جزئی ایستا11
شکل 2-3. سیستم پیشنهادی مرجع 1 در پیکر بندی مجدد FPGA11
شکل 2-4. فلو چارت مربوط به مرجع ا12
شکل 2-5. طراحی در سطح RTL در برد FPGA13
شکل 2-6. نمونه هایی از پیاده سازی در نرم افزار Modelsim13
شکل 2-7. جریان طراحی سنتی برای مفهوم سیستم پیکر بندی مجدد به صورت پویا14
شکل 2-8. الگوریتم پیکر بندی مجدد جزئی پویا مرجع 415
شکل 2-10. طراحی در سطح RTL بلوک DCM16
شکل 2-11. طراحی سلسله مراتبی مرجع پنجم17
شکل 2-12. نتایج شبیه سازی DRP بلوک های منطقی17
شکل 3-1. جمعکنندهکامل یا Full Adder21
شکل 3-2. شکل مداری الگوریتم جمع کننده Adder_Carry_Look_Ahead23
شکل 3-3. مدارضربکنندهبرایضربدوعددقدر مطلقعلامت24
شکل 3-4. مراحل ضرب دو عدد 3- و 4- را بیتیبهروش قدر مطلق علامت25
شکل 3-5. عملتقسیمبهروشمقایسه ای26
شکل 3-6. مثالی از مراحل تقسیم27
شکل 3-8. نشان دهنده مفهوم روشریزبرنامه سازی29
شکل 3-9. فعال شدن هر دستور بر اساس ورودی متناظر در روشسیمبندیشده30
شکل 3-10. فعال شدن هر دستور بر اساس ورودی متناظر در روش ریزبرنامه سازی30
شکل 3-11. دیاگرام یک بلوک عمومی برای یک سیستم کامل کنترل سرعت بالا31
شکل 3-12. نمودار بلوکی واحد پردازشی کنترلر طراحی شده بر مبنای FPGA33
شکل 3-13. نحوه پیاده سازی طرح پیشنهادی در FPGA34
شکل 4-1. شبیه سازی جمع کننده در نرم افزار Modelsim37
شکل 4-2. شبیه سازی ضرب کننده در نرم افزار Modelsim38
شکل 4-3. شبیه سازی تقسیم کننده در نرم افزار Modelsim38
شکل 4-4. شبیه سازی ALU در نرم افزار Modelsim39
شکل 4-5. بلوگ دیاگرام یا شماتیک RTL جمع کننده41
شکل 4-6. مدار داخلی یا پیکر بندی داخلی مربوط به جمع کننده41
شکل 4-7. بلوگ دیاگرام یا شماتیک RTL ضرب کننده43
شکل 4-8. مدار داخلی یا پیکر بندی داخلی مربوط به ضرب کننده44
شکل 4-9. مدار داخلی یا پیکر بندی داخلی مربوط به ضرب کننده47
شکل 4-10. بلوگ دیاگرام یا شماتیک RTL تقسیم کننده48
شکل 4-11. بلوگ دیاگرام یا شماتیک RTL مربوط به ALU50
شکل 4-12. نمای کلی مدار داخلی یا پیکر بندی داخلی مربوط به ALU50
شکل 4-13. مدار داخلی یا پیکر بندی داخلی مربوط به ALU51
شکل 4-14. فلوچارت سیستم پیشنهادی52
چکیده
دو روش کلی در محاسبات برای اجرای الگوریتمهای مختلف وجود دارد. روش اول، استفاده از ASIC ها می‌باشد تا بتوانیم الگوریتم مورد نظر را در سخت‌افزار اجرا و پیاده‌سازی کنیم. چون این تجهیزات برای هر الگوریتم خاص ساخته می‌شوند، سریع و کارا میباشند. اما مدارات آنها پس از ساخته شدن، تغییر نمی‌کنند. راه دوم، استفاده از ریزپردازنده‌ها است که بسیار انعطاف پذیرتر میباشند. آنها مجموعه‌ای از دستورات را اجرا میکنند و کارایی سیستم را بدون تغییر سخت‌افزار، تغییر میدهند. اما، همانند یک ASIC به این دلیل که برای یک کاربرد خاص طراحی نشدهاند، دارای قابلیت انعطاف نمی‌باشد. سیستمهای با قابلیت پیکربندی مجدد به گونهای توسعه یافته است تا فاصله میان سخت‌افزار و نرم‌افزار را کم کند و همچنین، به یک کارایی بسیار بالاتر از نرم‌افزار و قابلیت انعطاف بیشتر سخت‌افزار برسد. به همین منظور، در این پایان نامه ابتدا تاریخچه‌ای مختصر از توسعه سیستمهای با قابلیت پیکربندی مجدد بیان شده است. پس از آن، مفهوم قابلیت پیکربندی مجدد و انواع طراحی آن ارائه شده است. روند طراحی سیستم با قابلیت پیکربندی مجدد بر روی تراشه FPGA آورده شده است. ویژگی‌های طراحی سیستم با یک زبان برنامه نویسی بر مبنای VHDL بیان شده است. در نهایت سیستمی به صورت سخت افزاری و نرم افزاری ارائه شده است که قابلیت پیکر بندی مجدد را دارد و با استفاده از پردازش موازی سرعت پیکر بندی مجدد سیستم را افزایش میدهد. در ضمن، ایده کار به این صورت است که باسهای حجیم از سیستم حذف شده و جای خود را به بلوکهای منطقی دهد. در نهایت، تمامی قسمتهای پویا و ایستا با هم به طور موازی کار میکنند که باعث افزایش سرعت مدار میشود.